集成施密特触发器和4位同步二进制加法器74LVC161组成的电路如图题9.2.4所示。
(1)分别说明图中两部分电路的功能;
(2)画出图中74LVC161组成的电路的状态图;
(3)画出图中va、vb和v0的对应波形。
采用D触发器设计一个同步计数器,其计数状态转移图如图3.25(a)所示,画出逻辑电路图.
74LS293型计数器的逻辑图、外引线排列图及功能表如图21-39所示。它有两个时钟脉冲输入端CP0和CP1。试问(1)从CP0输入,Q0输出时,是几进制计数器?(2)从CP1输入,Q3,Q2,Q1输出时,是几进制计数器?(3)将Q0端接到CP1端,从CP0输入,Q3,Q2,Q1,Q0输出时,是几进制计数器?图中R0(1)和R0(2)是清零输入端,当该两端全为1时,将四个触发器清零。
图P5.18是由二进制优先权编码器CT74LS147(真值表参见表P5.18)和同步十进制加法计数器CT74160组成的可控分频器.试说明当输入控制信号分别为低电平,并假定CP脉冲的频率为f0时,由Z端输出的脉冲的频率是多少?
A.同步床位字典时,需要科室编码+病区编码+床号组成唯一主键
B.HIS提供床位字典视图中LOCAL_BED_CODE需要保证唯一
C.床位同步完成后床位字典的BED_NO与HIS视图的BED_NO一致
D.PATS_IN_HOSPITAL表中的BED_NO与HIS在院患者视图中的BED_NO一致
由16×4位ROM和4位二进制加法计数器74LS161组成的脉冲分配电路如图7-13所示,ROM输入和输出关系如表7-4所示。试画出在CLK信号作用下D3、D2、D1、D0的波形。
表7-4 R0M输入和输出关系 | |||||||
地址输入 | 数据输出 | ||||||
A3 | A2 | A1 | A0 | D3 | D2 | D1 | D0 |
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 | 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 | 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 | 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 | 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 | 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 | 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 | 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 |