如果结果不匹配，请 
更多“试用JK触发器和门电路设计一个同步七进制计数器。”相关的问题
第5题
设计一个波形发生器，其输入为CP脉冲，输出Z的波形如图7．3．27所示。 （1)用触发器和门电路完成
设计一个波形发生器，其输入为CP脉冲，输出Z的波形如图7．3．27所示。 (1)用触发器和门电路完成上述设计。 (2)试用MSI移存器74LS195和门电路完成上述设计。 (3)用VHDL语言完成上述设计。
1.jpg)
第6题
设计一个可控进制计数器，当控制输入M=0时为七进制计数，当M=1时为十三进制计数。 （1)试用MSI
设计一个可控进制计数器，当控制输入M=0时为七进制计数，当M=1时为十三进制计数。 (1)试用MSI计数器设计该可控计数器。 (2)用VHDL语言设计该可控计数器。
第9题
试用下降沿触发的D触发器设计一同步时序电路，其状态图如下图（a)所示，S0、S1、S2的编码如下图（b)所示。
试用下降沿触发的D触发器设计一同步时序电路，其状态图如下图(a)所示，S0、S1、S2的编码如下图(b)所示。
