下列不能用于构成组合逻辑电路的是()。
A.与非门
B.或非门
C.异或门
D.触发器解释:触发器是构成时序逻辑电路。
A、逻辑顺序排列的系统工程全过程
B、时间顺序排列的系统工程全过程
C、知识结构排列的系统工程全过程
D、综合顺序排列的系统工程全过程
当CLK和A、B为图P5.18(b)给定电压波形时,Q端对应的电压波形。设触发器的初始状态为Q=0。
出当CLK和A、B为图P5.17(b)给定的电压波形时,Q端对应的电压波形。设触发器的初始状态为Q=0。
A.表示P(I)与(W2-1)的和
B.表示P(I)与(W2-1)的乘积
C.表示第I个乘积P(I)的最左边位,也就是P(I)的符号位